Infineon Technologies toont krimp van barrièrefilms in nanotechnologie Geometrieën: Milest

München / Duitsland, 27 mei 2003 - Infineon Technologies (FSE / NYSE: IFX) heeft vandaag aangekondigd dat haar München Research Labs hebben aangetoond, door de huidige laagdikten in nanotechnologie-geometrieën te krimpen, dat de strenge eisen van dunne inkapselingsfilms in metallisatieschema's voor de toekomst chip generaties zal worden voldaan. De resultaten tonen aan dat dunne barrièrefilms, de belangrijkste componenten voor geavanceerde koperen chipbedrading, zullen voldoen aan de elektrische en functionele eisen die zijn gedefinieerd voor het einde van de International Roadmap for Semiconductors (ITRS), die loopt tot 2016. De ITRS verwacht een vermindering van de barrière dikte van 12nm (100nm knooppunt, 2003) tot 2,5 nm (22 nm knooppunt, 2016). Het doel van de Infineon-onderzoekers was om de schaallimieten van de huidige Ta / TaN-barrièretechnologie en de compatibiliteit met de end-of-roadmap-richtwaarden te onderzoeken.

De Infineon-onderzoekers hebben met succes een elektrische beoordeling uitgevoerd van de integratie van ultradunne metalen barrièrefilms die kopermetaallijnen inkapselen in geavanceerde chipmetallisatiesystemen. Deze elektrisch geleidende films scheiden de koperen metalen lijnen van de omringende diëlektrica die worden gebruikt voor elektrische isolatie. Hermetische inkapseling van koperen leidingen moet koperdiffusie in de diëlektrische isolatie voorkomen en in het bijzonder om de transistors onder de bedradingslagen in de chip te bereiken, aangezien op transistorniveau koper het apparaat gemakkelijk vernietigt.

Om de beste chipprestaties te bereiken, moeten deze barrièrefilms om twee redenen zo dun mogelijk worden verwerkt: ultradunne barrièrefilms rond koperdraden laten een maximum aan ruimte over voor de goed geleidende koperdraad. Verder passeert in de verticale verbindingen tussen de lagen van koperdraden (via gaten) de stroom de barrièrefilm. Een ultradunne film zorgt voor een zeer lage elektrische weerstand.

De verkregen resultaten toonden barrièrefunctionaliteit tegen koperdiffusie met filmdikten van minder dan 2 nanometer, die voldoen aan dezelfde strenge betrouwbaarheidseisen als 50nm dikke barrièrefilms in een huidig ​​halfgeleiderproduct. De elektrische weerstand van verbindingsgaten met dergelijke dunne barrièrefilms is voldoende laag om dergelijke structuren in hoge snelheid microprocessorchips te realiseren die naar verwachting tegen het midden van het volgende decennium in productie zullen komen.

?? Met zijn lagere elektrische weerstand en zijn hogere robuustheid tegen elektronenmigratie heeft koper duidelijke voordelen voor krachtige IC's. Maar om dit materiaal bruikbaar te maken als interconnectiemateriaal voor toekomstige chipgeneraties, moet grote moeite worden gedaan om elke verspreiding van koper te voorkomen ?? zei Prof. Dr. Karl Joachim Ebeling, hoofd bedrijfsonderzoek bij Infineon Technologies. ?? De recente resultaten markeren een belangrijke mijlpaal om alle geavanceerde technologieën te leveren die nodig zijn om de volgende, verder gekrompen volgende chipgeneraties te produceren.

De productietools die nodig zijn voor de fabricage van chipgeneraties in de tijdspanne na 2010 bestaan ​​nog niet. Infineon heeft dit probleem overwonnen door de unitprocessen in bestaande productietools uit te breiden die veel verder gaan dan de eisen van de hedendaagse producten. Dit maakt de betrouwbare depositie mogelijk van dunne aaneengesloten functionele films met een dikte van minder dan 2 nm, zoals vereist in de metallisatieschema's voor het genereren van microprocessoren, waarvan wordt verwacht dat deze niet eerder dan in 2016 in productie zijn. De resultaten tonen daarom ook aan dat het gebruik van state-of-the-art geavanceerde dunnefilmdepositietechnieken kunnen worden uitgebreid voor toekomstige chipgeneraties in plaats van nieuwe atomaire laagdepositie technieken.

De koperdraden werden vervaardigd met de damascene metallisatietechniek. Bij deze techniek worden groeven en gaten opgevuld door afzetting van metaal gevolgd door een volledige verwijdering van al het metaal dat de gevulde structuren bedekt door chemisch mechanisch polijsten. De techniek is genoemd naar de manier waarop ornamenten ooit tot stand kwamen in damasceense zwaarden. De siliciumwafels gebruikt voor de elektrische beoordeling van de ingebedde koperlijnen werden verwerkt met standaard halfgeleiderproductieapparatuur en processen die werden ontwikkeld in de clean rooms van Infineon in München.

De resultaten van Infineon's Corporate Research tonen aan dat dunne barrièrefilms zullen voldoen aan de vereisten met betrekking tot elektrische eigenschappen en functionaliteit door het einde van de ITRS in 2016. De ITRS beschrijft de technologische en materiële eisen van toekomstige chipgeneraties. Met betrekking tot de barrièrefilms voor de bedradingsschema's in chipgeneraties aan het einde van de routekaart, merkte de nieuwste editie van de routekaart op: "geen fabriceerbare oplossing". Infineon heeft nu aangetoond dat deze zeer dunne barrièrefilms te fabriceren zijn, en de verwachting is dat de volgende editie van de ITRS dienovereenkomstig zal worden bijgewerkt.