Infineon presenteert geavanceerde onderzoeksresultaten in niet-vluchtige geheugentechnologieën

Munchen, Duitsland ?? 22 juni 2004 ?? Infineon Technologies (FSE / NYSE: IFX) is toonaangevend in de ontwikkeling van nieuwe niet-vluchtige geheugentechnologieën. Tijdens de 2004 Symposia on VLSI Technologies and Circuits, van 15 - 19 juni in Honolulu, Hawaii, presenteerde Infineon Technologies veelbelovende resultaten op een breed scala van niet-vluchtige technologieën voor toekomstige geheugenproducten.

110nm NROM-technologie voor code- en dataflitsproducten

De toenemende vraag naar draagbare consumentenproducten zoals notebooks, digitale fotocamera's, MP3-spelers en PDA's vereist dat grote hoeveelheden gegevens worden opgeslagen in verwisselbaar geheugen, zoals flash-geheugenkaarten, CompactFlash-kaarten of USB-apparaten. Niet-vluchtige geheugens voor dergelijke massaopslagtoepassingen zijn door kosten aangestuurd, d.w.z. zij vereisen oplossingen met de laagste kosten / bits. Door twee gescheiden bits in één cel op te slaan, is de door Saifun ontwikkelde NROM-technologie zeer aantrekkelijk voor kostenconcurrerende producten. De onlangs geïntroduceerde Twin-Flash-producten van Infineon Technologies Flash zijn gebaseerd op deze 2-bit / cel-architectuur. De NROM-cel is gebaseerd op gelokaliseerde ladingopvang in de nitridelaag van een ONO (oxide nitride oxide) poort diëlektricum.

Om een ​​kleine bitstructuur en een lage procescomplexiteit in het 110 nm-knooppunt te behouden, moeten conceptuele innovaties worden geïntroduceerd. De nieuwe celarchitectuur gepresenteerd door Infineon profiteert van de geavanceerde NMOS-transistors ?? schaalconcepten. Infineon presenteerde een nieuwe zeer competitieve NROM-generatie met een bitgrootte van slechts 0,043μm² / bit bij een 110nm ontwerpregel op VLSI Symposia. Het concept bevat mainstream CMOS-type celapparaten in combinatie met een virtuele grondarrayarchitectuur. De nieuwe technologie dient zowel geavanceerde codeflits- als bestandsopslaggeheugens van maximaal 2 Gbit / dobbelsteen.

Infineon onderzoekt FinFET Sub-40nm Oxide-Nitride-Oxide transistors voor high-density flash-geheugen in het 16 Gbit bereik

De schaling van zwevende gate-flashgeheugentransistoren in het diepe sub-100nm-bereik staat voor serieuze uitdagingen vanwege de dikke tunneloxiden, die vereist zijn voor betrouwbare retentie. Als alternatief vereisen lading invallende geheugeninrichtingen inherent lagere spanning en hebben goede scaling eigenschappen.

Tijdens het VLSI-symposium presenteerde Infineon's Corporate Research een nieuwe FinFET (Fin Field Effect Transistor) op basis van ladingvangende geheugentechnologie die geschikt is voor zeer hoge integratiedichtheden voor flash-geheugen. Deze nieuwe geheugentransistors maken gebruik van drie poorten om de elektrostatische kanaalregeling en daarmee hun schaalbaarheid te verbeteren. De lading wordt opgeslagen in een nitride-opvangende laag die aan de drie zijden van een vin grenst. In tegenstelling tot traditionele cellen met zwevende poorten, heeft het tunneloxide uitstekende oploseigenschappen, omdat vanglagen niet gevoelig zijn voor enkele lekbanen. Op deze manier hebben de Infineon-onderzoekers apparaten met een zeer korte poortlengte van 30nm - 40nm bereikt, die tot 16Gbit per matrijs in een array van het NAND-type mogelijk maken, wat ongeveer een factor 10 is boven de momenteel beschikbare dichtheden in single-level operatie. Bovendien vereist deze technologie geen nieuwe materialen en is daarom volledig compatibel met de beproefde CMOS-technologie.

FeRAM - Kleine en zeer schaalbare driedimensionale FeRAM-cel met verticale condensator

In FeRAM's (Ferroelectric Random Access Memories) wordt de overblijvende polarisatie van een ferro-elektrische dunne film gebruikt voor informatieopslag. Net als MRAM vertegenwoordigt het FeRAM ook een nieuw paradigma in geheugentechnologieën. De voordelen van de FeRAM-technologie omvatten SRAM-achtige snelle lees- en schrijfprestaties en een laag stroomverbruik. Dit maakt de technologie geschikt voor toepassingen in gameconsoles, mobiele telefoons, mobiele producten en chipkaarten.

Huidige FeRAM's hebben nog steeds een grote celgrootte in vergelijking met DRAM of Flash, en de ontwikkeling van een kleine en concurrerende FeRAM-cel is daarom de grootste uitdaging. Met de meest nagestreefde vlakke FeRAM-celconcepten, alleen structurele celgrootten tot ~ 10F ² haalbaar zijn, waarbij F de minimale kenmerkgrootte van het proces is. Bovendien hebben vlakke FeRAM-cellen een beperkte krimpbaarheid. Om deze tekortkomingen te verhelpen, presenteerden Infineon en Toshiba op het VLSI Symposium een ​​nieuw FeRAM celconcept met een nieuwe 3-dimensionale verticale condensator. Dit nieuwe celconcept is zeer schaalbaar en maakt structurele celafmetingen tot 4F mogelijk ².

In de door de onderzoekers gepresenteerde FeRAM-cel met verticale condensator bevat de eenheidscel één transistor en één ferro-elektrische condensator, die parallel zijn geschakeld. De contacten naar de transistor en de verticale elektroden van de condensator worden gedeeld tussen naburige cellen, wat resulteert in de compacte celstructuur. De eerste veelbelovende resultaten voor dit innovatieve celconcept werden gepresenteerd op het Symposium.