Infineon optimaliseert chipproductie met testchip voor foutlokalisatie in complexe halfgeleiderprodu

Munchen, Duitsland ?? 26 september 2003 ?? Infineon Technologies (FSE / NYSE: IFX) heeft een nieuwe testchip geproduceerd waarmee de productieprocessen van complexe halfgeleiders kunnen worden getest en verbeterd. Deze nieuwe ontwikkeling is het resultaat van een jarenlange samenwerking met de Hogeschool van Regensburg. Met deze testchip is het nu mogelijk om processequenties te testen met een voorheen onovertroffen nauwkeurigheid en om de functionaliteit van de microchips te optimaliseren door metingen uit te voeren, zelfs tijdens het productieproces. Hierdoor kunnen fouten sneller worden gedetecteerd, terwijl de productiviteit wordt verhoogd en de productiekosten worden verlaagd. Bovendien biedt de testchip de hoge statistische nauwkeurigheid die nodig is om zelfs die productieproblemen vast te leggen die zelden voorkomen.

De ontwikkeling, productie en ook de praktische inzet van de testchip werden uitgevoerd op Infineon's site in Regensburg. De testchip is gebaseerd op een innovatief circuitconcept ontwikkeld door de Regensburg University of Applied Sciences. Het is nu mogelijk om de volledige functionaliteit te demonstreren. De testchip zal initieel worden gebruikt in Infineson's Regensburg-gebaseerde wafelproductiefaciliteit en vervolgens ook in andere productiesites. Kort gezegd bestaat de nieuwe chip uit een slim en universeel adresserend circuit, plus een reeks teststructuren. De chip is gebaseerd op een CMOS-proces van 0,35 μm en wordt geproduceerd op 8 inch wafers. Met zijn geheugenachtige structuur bevat de chip zelf meer dan 1,2 miljoen transistorfuncties op een oppervlakte van slechts zes vierkante millimeter.

'Infineon en de Hogeschool van Regensburg werken al een aantal jaren samen. De focus van deze samenwerking ligt op de branchegerichte verwerking van een breed scala aan projecten in overeenkomstig gestructureerde studiegroepen, ?? zei Dr. Rainer Holmer, hoofd product- en procestechnologie voor CMOS, BICMOS en RF-technologieën op de Infineon-locaties in Regensburg, Villach en München. "De ontwikkeling van deze testchip onder leiding van professor Dieter Kohlert van de Hogeschool van Regensburg onderstreept opnieuw hoe succesvol de samenwerking is tussen industriële ondernemingen, onderzoek en onderwijs.

Hoe de testchip werkt

De nieuw bedachte testchip moet worden gebruikt voor het testen van via's, d.w.z. de geleidende verbindingen tussen twee gemetalliseerde lagen. Omdat de typische faalkans in een geavanceerd CMOS-proces slechts ongeveer 10 tot 20 ppb (delen per miljard) is voor de hier geteste via's, is een voldoende hoeveelheid testgegevens vereist om een ​​statistische evaluatie uit te voeren. Voor dit doel heeft de testchip een array met 512 x 512 vias (262 144), samen met de bijbehorende selectietransistors voor de adresseerfunctie. Op slechts één wafer zijn 60 beeldblokken met elk 42 testchips in kaart gebracht, wat overeenkomt met 2.500 testchips / wafer en dus ongeveer 640 miljoen vias. Elke via kan individueel worden geadresseerd, terwijl de elektrische weerstand en de spanningsval aan de via nauwkeurig kunnen worden gemeten.

De functionaliteit van de testchip is bewezen door een tester te gebruiken om opzettelijk geprepareerd via defecten te meten. Dankzij de adresseerfunctie was het mogelijk om de fouten precies op de chip te lokaliseren. Als zodanig vormt de via / array-testchip een zeer gevoelig testinstrument voor het testen van productieprocessen in de via-sector. Zelfs de geringste procesveranderingen beïnvloeden het elektrisch responsgedrag van de via's en kunnen worden geregistreerd door een eenvoudige meting uit te voeren met de tester. Het testchipconcept wordt verder ontwikkeld in samenwerking met de Regensburg University of Applied Sciences om andere processtappen in de chipproductiesequentie te kunnen onderzoeken om de betrouwbaarheid van de schakeling en de verhoogde productiviteit te waarborgen.