Infineon demonstreert 's Werelds snelste 6-bits Flash-analoog-naar-digitaal-omzetter in 0,13 μm stan

München / Duitsland en Honolulu / Hawaii ?? 21 juni 2004 ?? Tijdens de 2004 Symposia on VLSI Technologies and Circuits, van 15 - 19 juni in Honolulu, Hawaii, VS, demonstreerde Infineon Technologies verschillende mijlpalen voor geavanceerde halfgeleidertechnologie. Onder hen is een 4GS / s 6bit Flash analoog-naar-digitaal converter (ADC) in standaard CMOS-technologie. Dit innovatieve chipontwerp vertegenwoordigt de snelste 6bit analoog-naar-digitaalomzetter vervaardigd in een standaard CMOS-proces met de bijbehorende voordelen voor een eenvoudige en kosteneffectieve integratie.

De hoge gegevensoverdrachtssnelheden van vandaag in verschillende seriële communicatietoepassingen, zoals de leeskanalen van harde schijven, berusten op schakelingen voor digitale signaalverwerking. Deze circuits vereisen ADC's met hoge snelheid om de interface tussen de analoge en digitale onderdelen van het systeem te bieden. Het is wenselijk om deze geïntegreerde schakelingen te realiseren in standaard CMOS-technologieën om goedkope productie en monolithische integratie van ADC en digitale signaalprocessor (DSP) mogelijk te maken.

Op VLSI 2004 presenteerde Infineon een high-performance 4GS / s 6bit flash ADC met 8bit output gerealiseerd in een standaard CMOS-technologie van 0,13 μm. De uitgangen van de 255 kleinveldvergelijkers met relatief grote ingangscoördinaten worden gemiddeld door een fouttolerante thermometer-naar-binaire omzetter. De ADC maakt ook gebruik van een on-chip low-jitter VCO (voltage controlled oscillator) voor klokvoorziening en verbruikt 990mW bij een enkele voedingsspanning van 1,5V.

In een klassieke n-bit flash ADC slechts 2 ⁿ-1 comparators met lage ingangsverschuivingsspanningen worden gebruikt voor het genereren van een perfecte bellenvrije thermometercode aan de uitgang van de vergelijkingsbank. Om de gevraagde lage invoer-offsetspanning te garanderen, moeten grote actieve apparaatgebieden worden gebruikt om het effect van apparaat-misaanpassing binnen de comparators te verminderen.
In tegenstelling tot deze traditionele benadering, gebruikt de nieuwe Infineon ADC met 6bit lineariteit 255 comparators met een klein actief gebied. Dientengevolge zijn de ingangsverschuivingsspanningen in feite hoger en wordt een bellenvrije thermometercode aan de uitgang van de vergelijkingsbank niet verkregen, maar de kleine comparatoren kunnen worden geoptimaliseerd voor maximale bedrijfssnelheid. Aan het apparaat niet-overeenstemmende fouten in de code aan de uitgang van de comparatorbank worden gecompenseerd door middeling in het digitale domein, wat kan worden bereikt bij de hoogste snelheden. De comparatoruitgangen zijn verbonden met een fouttolerante thermometer-naar-binaire omzetter met een uitvoer met 8 bits resolutie.

In snelle ADC's (> 1GS / s) is het genereren en distribueren van klokken een cruciaal punt om aan de gewenste resolutie te voldoen. Aangezien een onzekerheid van het kloksignaal (jitter) zich direct vertaalt in een vermindering van de resolutie van het systeem, moet de jitter zo klein mogelijk worden gehouden. Bij een ingangsfrequentie van 1 GHz moet een 6-bits ADC worden geklokt met een jitter van minder dan 1 s. Daarom bevat de nieuwe ADC een LC-oscillator op de chip met lage jitter, die een complementair sinusvormig signaal met een frequentie van 4 GHz levert.

De meetresultaten van de nieuwe flits-ADC demonstreren duidelijk zijn volledige functionaliteit. Omdat alleen standaard digitale transistoren worden gebruikt, kan de ADC eenvoudig monolithisch worden geïntegreerd in een signaalprocessor zonder dat er analoge procesopties nodig zijn. Verder wordt het RF-kloksignaal op de chip gegenereerd en wordt slechts een enkele voedingsspanning van 1,5 V gebruikt. Bovendien biedt de combinatie van de ADC met een digitale signaalprocessor het voordeel van een verhoogde resolutie van het systeem, omdat een digitale kalibratie gemakkelijk kan worden geïmplementeerd. Het gepresenteerde ADC-circuit is een belangrijke mijlpaal op weg naar krachtige mixed signal-apparaten om te voldoen aan de vereisten van de volgende generatie communicatieproducten.

Naast dit innovatieve ADC-ontwerp presenteerde Infineon op de VLSI 2004 Symposia de volgende papers met een beschrijving van nieuwe circuitontwikkelingen met een sterke focus op niet-vluchtige geheugens:

• Een MRAM van 16 MB met bootstrap Write-stuurprogramma's
  Sub-40nm Tri-gate Charge Trapping Niet-vluchtige geheugencellen voor toepassingen met hoge dichtheid
• Nieuwe, zeer schaalbare 3-dimensionale FeRAM-ketting met verticale condensator
• Een 0,61 μm ² Dubbele plug keten celstructuur gevormd door één masker etsproces voor 64 Mbit FeRAM
• Een nieuwe op circuitontwerp gebaseerde aanpak voor 1 / f ruisonderdrukking in lineaire analoge CMOS-circuits
• Een geïntegreerde 17 GHz front-end voor ISM / WLAN-toepassingen in 0,13 μm CMOS
• Multi Gate-transistors en geheugencellen voor toekomstige CMOS (uitgenodigd papier)

Nadere informatie over deze documenten is binnenkort beschikbaar op onze website.