Infineon bereikt doorbraak in DRAM Trench-technologie - laat schaalbaarheid zien en verwerkt Struc

Munchen, Duitsland ?? 14 december 2004 ?? Infineon Technologies AG (FSE / NYSE: IFX) presenteerde een hoog produceerbare 70nm-procestechnologie voor toekomstige DRAM-generaties die is gebaseerd op deep trench (DT) -cellen op wafers van 300 mm op de IEEE International Electron Devices Meeting (IEDM) 2004 in San Francisco (december 13 - 15, 2004). Circa 25 procent van de wereldwijde DRAM-productie is gebaseerd op sleuftechnologie. In de paper toont Infineon het volledige integratieschema en de belangrijkste technologische kenmerken die voor het eerst hoog-k diëlektrisch materiaal bevatten in een sleufgebaseerd DRAM-fabricageproces. De resultaten van het Infernon 70nm DRAM-programma vormen een technologische doorbraak en tonen de schaalbaarheid van sleuftechnologie.

Infineon verwacht de technologische doorbraak in 70nm-procestechnologie te vertalen in een verhoging van de productiviteit van DRAM-productie op 300 mm-wafels en de DRAM-uitvoer ervan. Kleinere processtructuren maken een vermindering van de chipafmeting mogelijk met ongeveer 30 procent en verhogen aldus de chipoutput per wafer. Volgens de laatste wereldwijde Gartner Dataquest-prognose zal de DRAM-bitbehoefte naar verwachting stijgen met een gemiddelde groei van 51 procent van 2003 tot 2008, gericht op een breed scala aan toepassingen, van computers tot gegevensopslag en consumentenelektronica.

De 70nm-sleuftechnologie die door Infineon wordt gedemonstreerd, plaatst voor het eerst hoog-k diëlektrisch materiaal (Al2O3) in een sleufcondensator. Het gebruik van hoog-K materiaal tussen condensatorplaten verbetert de capaciteit aanzienlijk en maakt zo de productie van kleinere condensatoren mogelijk. Daarnaast zijn een aantal technologische innovaties ingebouwd die al succesvol zijn geïmplementeerd in volledig functionele geheugencomponenten vervaardigd in 90nm trench-gebaseerde DRAM-technologie. Deze innovaties omvatten een nieuw symmetrisch 'schaakbord' (CKB) cellay-out gunstig voor lithografie en etsprocessen met hoge aspectverhouding.

Een verdere versterking van de capaciteit wordt bereikt door de introductie van halfbolvormige siliciumkorrels (HSG) gecombineerd met het gebruik van een flesvormige sleuf, die beide het oppervlaktegebied van de sleufcondensator en dus de capaciteit van de sleufopslagcondensator vergroten.

DRAM-technologie staat voor enorme uitdagingen bij het verminderen van de geometrie van geheugencellen, aangezien het substraat-doteringsniveau moet worden verhoogd om korte kanaaleffecten te overwinnen. Aan de andere kant wordt het vasthouden van gegevens sterk beïnvloed door het elektrische veld over het apparaatkruis dat is verbonden met de DRAM-opslagcondensator. De afhankelijkheid van de bewaartijd van gegevens bij het toenemen van het elektrische veld wordt uitgebreid beschreven en komt in feite voort uit toenemende lekdichtheid met een hogere doteringsconcentratie. Verschillende oplossingen zijn voorgesteld, waaronder verticale toegangstransistoren in diepe sleuftechnologie of verzonken inrichtingen in stapelcondensatortechnologie. Het basisidee achter deze concepten is om de lengte van het array-transistorkanaal te vergroten door het in het siliciumoppervlak uit te breiden. Dit maakt lagere doteringsconcentraties mogelijk ten koste van de aandrijfstroom van het apparaat.

In vergelijking met andere benaderingen is de schaalbaarheid van de nieuwe door Infineon ontwikkelde DRAM-cel gebaseerd op een zeer asymmetrisch, inhomogeen dopingprofiel langs het kanaal. Met dit concept kunnen de onderzoekers van Infineon het planaire DRAM-celapparaat verder verkleinen en een aanzienlijk voordeel behouden met betrekking tot de aandrijfstroom van het apparaat. Een ander belangrijk element voor het handhaven van de DRAM-gegevensretentietijd is om het verlies aan opslagcapaciteit te compenseren dat wordt veroorzaakt door een snelle afname van de featuregrootte. Bij diepe sleuftechnologie worden zeer grote aspectverhoudingen (diepte versus breedte van sleuven) van meer dan 70: 1 bereikt, die het realiseren van voldoende capaciteiten mogelijk maken ondanks kleinere processtructuren.

Infineon beheert momenteel het grootste deel van zijn DRAM-productie op 110nm procestechnologie, gebaseerd op een geulcondensatorcel met de beste gebiedsefficiëntie in de DRAM-industrie. Dit gebiedsefficiëntievoordeel vertaalt zich in vergelijkbaar kleine matrijsafmetingen en een hoog aantal chips per bewerkte wafel en dientengevolge lagere productiekosten.

De paper gepresenteerd op IEDM is gebaseerd op het gezamenlijke ontwikkelingswerk van Infineon Technologies AG en Nanya Technology Corporation met betrekking tot 90nm en 70nm DRAM-ontwikkeling door de Infineon Nanya Trench Alliance (INTA) / Duitsland. Het werk voor het papier werd gedeeltelijk ondersteund door het EPRE-fonds van de Europese Gemeenschap en door financiering van de deelstaat Saksen van de Bondsrepubliek Duitsland.