IEDM 2004: Infineon demonstreerde nieuwe tunneling veldeffecttransistors die schaalbaar ultra-laag m

IEDM 2004: Infineon demonstreerde nieuwe tunneling veldeffecttransistors die schaalbare ultra-laagspanningsprocessen mogelijk maken in standaard siliciumtechnologie München / Duitsland en San Francisco / VS, 15 december 2004 - tijdens de IEEE International Electron Devices Meeting (IEDM) in 2004 in San Francisco ( 13 december ?? 15, 2004) introduceerden wetenschappers van Infineon Technologies AG (FSE / NYSE: IFX) verschillende artikelen die elk een uitstekende prestatie vertegenwoordigden. Samen met de Technische Universiteit van München presenteerde het bedrijf een nieuw schaalbaar transistorconcept dat digitale en analoge schakelingen met lage spanning mogelijk maakt. Voor de eerste keer ooit zijn complementaire Tunneling Field Effect Transistors (TFET's) gefabriceerd in een standaard siliciumproces met goede prestaties voor statische en dynamische parameters.

?? Dit is een belangrijke mijlpaal op weg naar overdracht van TFET onderzoeksresultaten naar industriële toepassingen, ?? stelt Doris Schmitt-Landsiedel, hoogleraar aan de Technische Universiteit van München. Een logische familie met een laag vermogen op basis van het nieuwe apparaat werd ontwikkeld om de voordelen te tonen met betrekking tot een extreem laag stroomverbruik en bevestigt de compatibiliteit met de standaard CMOS-technologie en het circuitontwerp. • Quantum mechanisch tunnelen, tot nu toe beschouwd als een parasitair effect, wordt gebruikt voor de werking van dit apparaat, ?? vertelt Thomas Nirschl, een ingenieur van Infineon, die momenteel met verlof is aan de Technische Universiteit München als hoofdonderzoeker in het TFET-project.

Al bijna vier decennia is de vooruitgang van micro-elektronica, zoals gedefinieerd door Moore's Law, gebaseerd op de constante optimalisatie van kostenefficiënte materialen, processen en technologieën. Toonaangevende leveranciers van halfgeleiders, zoals Infineon, hebben grote inspanningen geleverd om de procesgeometrieën verder te verkleinen. Zoals aangegeven door de ITRS (International Technology Roadmap for Semiconductors) wordt het schalen van conventionele bulk-CMOS-transistoren echter steeds moeilijker voor het 45nm-technologieknooppunt (introductie gepland in 2010) en daarna. Korte kanaaleffecten zijn universeel in standaard MOSFET's en vertegenwoordigen het geleidelijke kortsluiten van de source- en draindiffusies naarmate de gate-lengte afneemt tot kleine waarden dichtbij de depletielaagbreedten van source en drain. Dit effect kan worden onderdrukt door een hoge dotering van het kanaalgebied, maar dit gaat ten koste van verminderde elektronenmobiliteit, lagere snelheid en verhoogd risico op lawineafbraak. Om poortbesturing van korte MOSFET-kanalen te behouden, moet ook de dikte van het gate-diëlektricum worden verkleind. Vanwege de tunnellekkage door het conventionele siliciumdioxide zijn nieuwe materialen nodig. De integratie van deze high-k diëlektrica vormt een ernstige uitdaging voor de CMOS-procestechnologie. In analoge circuits beïnvloeden korte kanaaleffecten de haalbare versterking. Dus in de nieuwste editie van ITRS is een sectie over analoge toepassingen opgenomen, waarbij de versterkingsfactor g _m/ g _DS moet groter zijn dan 100.

Een mogelijke oplossing voor de beschreven problemen is de kwantummechanische tunnelveldtransistortransistor (TFET). Op basis van zijn verschillende functionele principe biedt de TFET een beter potentieel om de geometrieën verder te schalen en de voedingsspanningen te verlagen in vergelijking met standaard MOSFET's. De TFET-structuur zoals gepresenteerd door Infineon en de Technische Universiteit van München heeft een tunnelknooppunt aan de bronzijde van het kanaal. In de niet-geleidende TFET bestaat er een grote pn-diode barrière tussen source en drain, wat resulteert in zeer lage lekstromen. Wanneer een MOS-kanaal wordt gevormd door het voorspannen van de poort, evolueert een Zener-tunnelstroom met een steile inschakelkarakteristiek. De onderzoekers maakten voor de eerste keer gefabriceerde TFET's met behulp van een standaard siliciumprocesstroom zonder enige wijziging. Twee verschillende technologienodes (130nm en 90nm) worden gebruikt om de schaalbaarheid van het werkingsprincipe van TFET te verifiëren. Een low-power TCMOS (TFET-CMOS) logische familie ontwikkeld aan de TU München kan direct de standaard CMOS-functies vervangen. Verschillende demonstratiecircuits werden vervaardigd om op silicium de compatibiliteit van de TFET en de standaard MOSFET met betrekking tot processtroom en circuitfuncties te verifiëren. De TCMOS-circuits verminderen het statische stroomverbruik met maximaal een factor 100, afhankelijk van de ingangsvector.

Met hun exponentiële schakelkarakteristieken zijn TFET's ook ideaal voor geïntegreerde analoge circuits. De reductie van korte kanaaleffecten verbetert de analoge eigenschappen van het apparaat. Infineon mat een versterkingsfactor van 110 voor de TFET op een operatiepunt van V _DS = V _GS = 0.6V. Vandaar dat de TFET analoge circuits met ultra lage spanning mogelijk maakt.

Het werkingsprincipe van TFET kan ook worden toegepast op andere MOS-gated apparaten. Vanwege het geïntegreerde substraat / putcontact is de TFET perfect geschikt voor gedeeltelijk verarmde SOI (PDSOI) -technologieën. Het floating body-effect van standaard PDSOI MOSFET's is geëlimineerd. Proces- en apparaatsimulaties hebben aangetoond dat de TFET schaalbaar is tot 20 nm zonder korte kanaaleffecten. Dit maakt het gebruik van dikkere poortoxyde mogelijk en de noodzaak voor hoge-k poortdielektrica wordt vertraagd.

Andere artikelen van Infineon die tijdens de IEDM-vergadering werden geïntroduceerd, zijn: